演算とレジスタの組み合わせ

当然というと当然なんだけど

module multi(
	clk,

	a,
	b,

	c
);

input clk;

input [7:0]a;
input [7:0]b;

output [15:0]c;


reg [7:0]ra;
reg [7:0]rb;

reg [7:0]c;

always @(posedge clk) begin
ra <= a;
rb <= b;
end

assign c = a * b;

endmodule

この記述はエラーになる