読者です 読者をやめる 読者になる 読者になる

vivado VHDLプロジェクトでのAXI-4 mig

とりあえず、ipcatalogは諦めて、coregenからverilogプロジェクトで作ってuser_design/rtlのディレクトリをadd sourcesすれば行けそう。