今更ながら、HDLの勉強をしている。まぁ必要だからやっているのだが・・・今回はverilogではなくVHDL、ぶっちゃけverilogもかなり忘れてるのでつらいが。 VHDLを少しやってみた感想として、verilogよりもわかりやすいんじゃない？とか思うところもある。 特…

とりあえずバイクねたはこっちに書く。 http://ippei-touring.hatenablog.com/

1.ビットファイル生成 vivado GUIより「GENERATE BITSTREAM」を実行 spi バス幅指定ができない？ 調査中 2.mcs変換 a.ISEコマンドプロンプト PROMGen -spi -p mcs -o xxx.mcs -s 32768 -u 0 xxx.bit b.IMPACTで変換 File→New Project → Prepare a PROM FILE…