2014-03-04 vivado VHDLプロジェクトでのAXI-4 mig とりあえず、ipcatalogは諦めて、coregenからverilogプロジェクトで作ってuser_design/rtlのディレクトリをadd sourcesすれば行けそう。